芯片及其启动方法和装置与流程

本发明涉及芯片设计和测试，尤其涉及一种芯片的启动方法、一种芯片的启动装置和一种芯片。

背景技术：

1、在对集成电路进行量产测试时，通常把测试程序下载到片上的sram（staticrandom-access memory，静态随机存取存储器）或者非易失性存储单元flash中，并由cpu（central processing unit，中央处理器）内核执行测试，然而，将测试程序下载到非易失性存储单元flash中会导致测试时间较长，需要对非易失性存储单元flash进行编程和擦除操作。

2、针对基于arm公司的微控制器芯片来说，微控制器芯片上电或复位后，cpu内核首先从中断向量表中读出主堆栈指针的地址和入口函数地址(复位向量，即程序执行的起始位置)，而中断向量表是存放在非易失性存储单元flash或者rom（read-only memory，只读存储器）存储单元的地址32’h00000000处，进而只能从非易失性存储单元flash或者rom存储单元执行代码，如果需要从sram执行代码，则需要额外对cpu进行配置，这样会增加测试时间以及测试成本。

技术实现思路

1、本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种芯片的启动方法，通过处理器根据启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，从而可以控制处理器在sram模块中执行程序，进而可以节省测试时间以及降低测试成本。

2、本发明的第二个目的在于提出一种芯片的启动装置。

3、本发明的第三个目的在于提出一种芯片。

4、为了达到上述目的，本发明第一方面实施例提出了一种芯片的启动方法，其中，所述芯片包括相互连接的处理器和启动控制模块，所述处理器对应设置有sram模块，所述方法包括：在所述处理器接收到复位信号时，将测试程序下载至所述sram模块中，并在所述测试程序完成下载后释放所述复位信号并启动所述处理器；通过所述启动控制模块接收启动模式选择指令，以使所述处理器根据所述启动模式选择指令读取主栈指针的初始值和测试程序的起始地址；在所述处理器读取到所述主栈指针的初始值和所述测试程序的起始地址时，则控制所述处理器执行存储在所述sram模块中的测试程序。

5、根据本发明实施例的芯片的启动方法，通过处理器根据启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，从而可以控制处理器在sram模块中执行程序，进而可以节省测试时间以及降低测试成本。

6、另外，根据本发明上述实施例的芯片的启动方法，还可以包括如下的附加技术特征：

7、根据本发明的一个实施例，所述启动控制模块包括第一通道选择器和取指计数器，所述通过所述启动控制模块接收启动模式选择指令，以使所述处理器根据所述启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，包括：在所述取指计数器接收到所述启动模式选择指令时，通过所述取指计数器获取所述处理器发送的标志信号，以使所述取指计数器根据所述标志信号向所述第一通道选择器发送计数状态信息，其中，所述第一通道选择器在接收到所述计数状态信息后，根据所述计数状态信息向所述处理器发送相应的选择信号，所述选择信号包括所述主栈指针的初始值相应的地址信息和所述测试程序的起始地址相应的地址信息。

8、根据本发明的一个实施例，所述计数状态信息包括第一计数状态信息和第二计数状态信息，所述第一通道选择器根据所述计数状态信息向所述处理器发送相应的选择信号，包括：在所述计数状态信息为所述第一计数状态信息时，所述第一通道选择器向所述处理器发送所述主栈指针的初始值相应的地址信息；在所述计数状态信息为所述第二计数状态信息时，所述第一通道选择器向所述处理器发送所述测试程序的起始地址相应的地址信息。

9、根据本发明的一个实施例，所述启动控制模块还包括第二通道选择器，所述第二通道选择器分别与所述取指计数器和所述处理器连接。

10、根据本发明的一个实施例，所述取指计数器还根据所述标志信号向所述第二通道选择器发送所述计数状态信息，以使所述第二通道选择器根据所述计数状态信息向所述处理器输出传输状态信息。

11、根据本发明的一个实施例，所述第二通道选择器根据所述计数状态信息向所述处理器输出传输状态信息，包括：在所述计数状态信息为所述第一计数状态信息或所述第二计数状态信息时，所述第二通道选择器均向所述处理器输出传输完成信息。

12、根据本发明的一个实施例，所述取指计数器还在向所述第一通道选择器发送预设个计数状态信息之后进行清零处理。

13、根据本发明的一个实施例，所述处理器为cortex-m4。

14、根据本发明的一个实施例，所述启动控制模块包括第三通道选择器，所述通过所述启动控制模块接收启动模式选择指令，以使所述处理器根据所述启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，包括：在所述第三通道选择器接收到所述启动模式选择指令时，将所述sram模块的第一地址信息和第二地址信息发送给所述处理器，以使所述处理器根据所述sram的第一地址信息读取所述主栈指针的初始值、以及根据所述sram的第二地址信息读取所述测试程序的起始地址。

15、根据本发明的一个实施例，所述处理器为cortex-m0。

16、根据本发明的一个实施例，所述方法还包括：通过jtag协议将所述测试程序下载至所述sram模块中。

17、为了达到上述目的，本发明第二方面实施例提出了一种芯片的启动装置，其上，所述芯片包括相互连接的处理器和启动控制模块，所述处理器对应设置有sram模块，所述装置包括：控制模块，用于在所述处理器接收到复位信号时，将测试程序下载至所述sram模块中，并在所述测试程序完成下载后释放所述复位信号并启动所述处理器；接收模块，用于通过所述启动控制模块接收启动模式选择指令，以使所述处理器根据所述启动模式选择指令读取主栈指针的初始值和测试程序的起始地址；所述控制模块，还用于在所述处理器读取到所述主栈指针的初始值和所述测试程序的起始地址时，则控制所述处理器执行存储在所述sram模块中的测试程序。

18、根据本发明实施例的芯片的启动装置，通过处理器根据启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，从而可以控制处理器在sram模块中执行程序，进而可以节省测试时间以及降低测试成本。

19、为了达到上述目的，本发明第三方面实施例提出了一种芯片，当所述芯片处于测试模式时，通过上述实施例的芯片的启动装置进行启动。

20、根据本发明实施例的芯片，通过采用本发明上述实施例的芯片的启动装置，通过处理器根据启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，从而可以控制处理器在sram模块中执行程序，进而可以节省测试时间以及降低测试成本。

21、本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

技术特征：

1.一种芯片的启动方法，其特征在于，所述芯片包括相互连接的处理器和启动控制模块，所述处理器对应设置有sram模块，所述方法包括：

2.根据权利要求1所述的芯片的启动方法，其特征在于，所述启动控制模块包括第一通道选择器和取指计数器，所述通过所述启动控制模块接收启动模式选择指令，以使所述处理器根据所述启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，包括：

3.根据权利要求2所述的芯片的启动方法，其特征在于，所述计数状态信息包括第一计数状态信息和第二计数状态信息，所述第一通道选择器根据所述计数状态信息向所述处理器发送相应的选择信号，包括：

4.根据权利要求3所述的芯片的启动方法，其特征在于，所述启动控制模块还包括第二通道选择器，所述第二通道选择器分别与所述取指计数器和所述处理器连接。

5.根据权利要求4所述的芯片的启动方法，其特征在于，所述取指计数器还根据所述标志信号向所述第二通道选择器发送所述计数状态信息，以使所述第二通道选择器根据所述计数状态信息向所述处理器输出传输状态信息。

6.根据权利要求5所述的芯片的启动方法，其特征在于，所述第二通道选择器根据所述计数状态信息向所述处理器输出传输状态信息，包括：

7.根据权利要求2所述的芯片的启动方法，其特征在于，所述取指计数器还在向所述第一通道选择器发送预设个计数状态信息之后进行清零处理。

8.根据权利要求2-7中任一项所述的芯片的启动方法，其特征在于，所述处理器为cortex-m4。

9.根据权利要求1所述的芯片的启动方法，其特征在于，所述启动控制模块包括第三通道选择器，所述通过所述启动控制模块接收启动模式选择指令，以使所述处理器根据所述启动模式选择指令读取主栈指针的初始值和测试程序的起始地址，包括：

10.根据权利要求9所述的芯片的启动方法，其特征在于，所述处理器为cortex-m0。

11.根据权利要求1所述的芯片的启动方法，其特征在于，所述方法还包括：

12.一种芯片的启动装置，其特征在于，所述芯片包括相互连接的处理器和启动控制模块，所述处理器对应设置有sram模块，所述装置包括：

13.一种芯片，其特征在于，当所述芯片处于测试模式时，通过权利要求12所述的芯片的启动装置进行启动。

技术总结本发明公开了一种芯片及其启动方法和装置，其中，芯片包括相互连接的处理器和启动控制模块，处理器对应设置有SRAM模块，芯片的启动方法包括：在处理器收到复位信号时将测试程序下载至SRAM模块，并在下载完成后释放复位信号并启动处理器；通过启动控制模块接收启动模式选择指令，以使处理器根据启动模式选择指令读取主栈指针的初始值和测试程序的起始地址；并在读取完成时控制处理器执行存储在SRAM模块中的测试程序，从而可以控制处理器在SRAM模块中执行程序，进而可以节省测试时间以及降低测试成本。技术研发人员：章伟,唐中旋,张童,郭琦丽,汤宇新受保护的技术使用者：合肥智芯半导体有限公司技术研发日：技术公布日：2024/6/18