封装后修复电路、封装后修复方法和存储器装置与流程

本公开涉及半导体，尤其涉及一种封装后修复电路、封装后修复方法和存储器装置。

背景技术：

1、在动态随机存取存储器（dynamic random access memory，dram）中，存储阵列中设置有冗余行，冗余行可以用来替换存储阵列中的缺陷行，以实现行修复。根据修复时机的不同，行修复可以分为封装前修复和封装后修复（post-package repair，ppr）。在进行封装后修复时，容易产生需要修复的缺陷行已经为冗余行的情况，如果对同一缺陷行重复修复，则可能会造成行地址编码出错。因此，如何提高封装后修复的可靠性成为了目前亟待解决的问题。

技术实现思路

1、有鉴于此，本公开实施例为解决现有技术中存在的至少一个问题而提供一种封装后修复电路、封装后修复方法和存储器装置。

2、为达到上述目的，本公开实施例的技术方案是这样实现的：

3、第一方面，本公开实施例提供一种封装后修复电路，包括：

4、熔丝阵列，包括至少一个第一地址存储区域和至少一个第二地址存储区域，所述第一地址存储区域被配置为：存储第一行修复信息，所述第一行修复信息包括n位的第一行地址和第一标志位；所述n为正整数；

5、第一解码电路，被配置为：接收所述第一行地址的第一地址位和所述第一标志位产生与所述第一地址存储区域对应的第一冗余行的状态信号；其中，若所述第一行地址的第一地址位和所述第一标志位具有第一状态，所述第一冗余行的状态信号有效；

6、弃用使能电路，被配置为：接收所述第一行地址、待修复行的第二行地址和所述第一冗余行的状态信号产生所述第一冗余行的弃用使能信号；

7、写入控制电路，被配置为：接收有效的所述第一冗余行的弃用使能信号，将所述第一行地址的第一地址位和所述第一标志位修改为第二状态；将第二行修复信息写入所述第二地址存储区域；所述第二行修复信息包括n位的所述第二行地址和第二标志位；所述第二地址存储区域对应第二冗余行。

8、在一种可选的实施方式中，所述弃用使能电路包括：

9、地址匹配电路，被配置为：接收所述第一行地址和所述第二行地址产生地址匹配信号；其中，若所述第一行地址与所述第二行地址相同，所述地址匹配信号有效；

10、使能信号产生电路，与所述第一解码电路和所述地址匹配电路耦接，并被配置为：接收所述第一冗余行的状态信号和所述地址匹配信号产生所述第一冗余行的弃用使能信号；其中，若所述第一冗余行的状态信号和所述地址匹配信号有效，所述弃用使能信号有效。

11、在一种可选的实施方式中，所述第二地址存储区域被配置为：在存储所述第二行修复信息之前，存储n位的初始地址位和初始标志位；

12、所述第一解码电路还被配置为：接收所述初始地址位的第一地址位和所述初始标志位产生所述第二冗余行的初始状态信号；其中，若所述初始地址位的第一地址位和所述初始标志位具有第三状态，所述第二冗余行的初始状态信号有效。

13、在一种可选的实施方式中，所述封装后修复电路还包括：

14、第二解码电路，被配置为：接收有效的所述第二冗余行的初始状态信号和所述第二行地址产生所述第二地址存储区域的地址；

15、编码电路，被配置为：接收所述第二行地址的第一地址位产生所述第二标志位；所述第二行地址的第一地址位和所述第二标志位具有所述第一状态。

16、在一种可选的实施方式中，所述第一解码电路具体被配置为：将所述第一行地址的第一地址位和所述第一标志位进行异或运算，以产生所述第一冗余行的状态信号。

17、在一种可选的实施方式中，所述地址匹配电路具体被配置为：将所述第一行地址和所述第二行地址进行同或运算，以产生所述地址匹配信号；

18、所述使能信号产生电路具体被配置为：将所述第一冗余行的状态信号和所述地址匹配信号进行与运算，以产生所述第一冗余行的弃用使能信号。

19、在一种可选的实施方式中，所述第一解码电路具体被配置为：将所述初始地址位的第一地址位和所述初始标志位进行或非运算，以产生所述第二冗余行的初始状态信号。

20、第二方面，本公开实施例提供一种存储器装置，包括：

21、存储阵列，包括缺陷行和替换所述缺陷行的冗余行；

22、上述任一实施例中的封装后修复电路，被配置为：响应于封装后修复命令对所述存储阵列中的所述缺陷行进行修复，并将行修复信息存储在熔丝阵列中；所述行修复信息包括所述缺陷行的行地址和标志位；

23、匹配逻辑电路，被配置为：响应于指示访问所述存储阵列的访问命令，接收目标访问行的行地址、所述缺陷行的行地址和所述标志位产生冗余行匹配信号；

24、地址编码电路，被配置为：接收有效的冗余行匹配信号产生所述冗余行的行地址。

25、在一种可选的实施方式中，所述匹配逻辑电路包括：

26、第一子逻辑电路，被配置为：接收所述缺陷行的行地址与所述目标访问行的行地址产生第一匹配信号；其中，若所述缺陷行的行地址与所述目标访问行的行地址相同，所述第一匹配信号有效；

27、第二子逻辑电路，被配置为：接收所述缺陷行的行地址的第一地址位和所述标志位产生第二匹配信号；其中，若所述缺陷行的行地址的第一地址位和所述标志位不同，所述第二匹配信号有效；

28、第三子逻辑电路，被配置为：接收所述第一匹配信号和所述第二匹配信号产生所述冗余行匹配信号；其中，若所述第一匹配信号和所述第二匹配信号有效，所述冗余行匹配信号有效。

29、在一种可选的实施方式中，所述第一子逻辑电路具体被配置为：将所述缺陷行的行地址与所述目标访问行的行地址进行同或运算，以产生所述第一匹配信号；

30、所述第二子逻辑电路具体被配置为：将所述缺陷行的行地址的第一地址位和所述标志位进行异或运算，以产生所述第二匹配信号；

31、所述第三子逻辑电路具体被配置为：将所述第一匹配信号和所述第二匹配信号进行与非运算，以产生所述冗余行匹配信号。

32、第三方面，本公开实施例提供一种封装后修复方法，包括：

33、熔丝阵列输出第一地址存储区域存储的第一行修复信息；所述第一行修复信息包括n位的第一行地址和第一标志位；所述n为正整数；

34、第一解码电路接收所述第一行地址的第一地址位和所述第一标志位产生与所述第一地址存储区域对应的第一冗余行的状态信号；其中，若所述第一行地址的第一地址位和所述第一标志位具有第一状态，所述第一冗余行的状态信号有效；

35、弃用使能电路接收所述第一行地址、待修复行的第二行地址和所述第一冗余行的状态信号产生所述第一冗余行的弃用使能信号；

36、写入控制电路接收有效的所述第一冗余行的弃用使能信号，将所述第一行地址的第一地址位和所述第一标志位修改为第二状态；

37、写入控制电路将第二行修复信息写入第二地址存储区域；所述第二行修复信息包括n位的所述第二行地址和第二标志位；所述第二地址存储区域对应第二冗余行。

38、在一种可选的实施方式中，所述弃用使能电路接收所述第一行地址、待修复行的第二行地址和所述第一冗余行的状态信号产生所述第一冗余行的弃用使能信号，包括：

39、地址匹配电路接收所述第一行地址和所述第二行地址产生地址匹配信号；其中，若所述第一行地址与所述第二行地址相同，所述地址匹配信号有效；

40、使能信号产生电路接收所述第一冗余行的状态信号和所述地址匹配信号产生所述第一冗余行的弃用使能信号；其中，若所述第一冗余行的状态信号和所述地址匹配信号有效，所述弃用使能信号有效。

41、在一种可选的实施方式中，所述封装后修复方法还包括：

42、在所述写入控制电路将第二行修复信息写入第二地址存储区域之前，所述第一解码电路接收所述第二地址存储区域存储的n位的初始地址位的第一地址位和初始标志位产生所述第二冗余行的初始状态信号；其中，若所述初始地址位的第一地址位和所述初始标志位具有第三状态，所述第二冗余行的初始状态信号有效。

43、在一种可选的实施方式中，所述封装后修复方法还包括：

44、第二解码电路接收有效的所述第二冗余行的初始状态信号和所述第二行地址产生所述第二地址存储区域的地址；

45、编码电路接收所述第二行地址的第一地址位产生所述第二标志位；所述第二行地址的第一地址位和所述第二标志位具有所述第一状态。

46、在一种可选的实施方式中，所述第一解码电路接收所述第一行地址的第一地址位和所述第一标志位产生与所述第一地址存储区域对应的所述第一冗余行的状态信号，包括：

47、所述第一解码电路将所述第一行地址的第一地址位和所述第一标志位进行异或运算，以产生所述第一冗余行的状态信号。

48、在一种可选的实施方式中，所述地址匹配电路接收所述第一行地址和所述第二行地址产生地址匹配信号，和所述使能信号产生电路接收所述第一冗余行的状态信号和所述地址匹配信号产生所述第一冗余行的弃用使能信号，包括：

49、所述地址匹配电路将所述第一行地址和所述第二行地址进行同或运算，以产生所述地址匹配信号；

50、所述使能信号产生电路将所述第一冗余行的状态信号和所述地址匹配信号进行与运算，以产生所述第一冗余行的弃用使能信号。

51、在一种可选的实施方式中，所述第一解码电路接收所述第二地址存储区域存储的n位的初始地址位的第一地址位和初始标志位产生所述第二冗余行的初始状态信号，包括：

52、所述第一解码电路将所述初始地址位的第一地址位和初始标志位进行或非运算，以产生所述第二冗余行的初始状态信号。

53、在本公开所提供的技术方案中，提供了一种封装后修复电路、封装后修复方法和存储器装置。在进行封装后修复时，可以先利用熔丝阵列中的第一地址存储区域存储的第一行修复信息判断待修复行是否为处于使用状态的第一冗余行，在待修复行为处于使用状态的第一冗余行的情况下，可以将第一行修复信息中的第一地址位和第一标志位修改为第二状态，以将第一冗余行标识为弃用状态，再将待修复行的第二行地址和第二标志位写入第二地址存储区域，以使用与第二地址存储区域对应的第二冗余行替换待修复行，从而可以实现对于第一冗余行的修复，并且，当接收访问命令时，只有在目标访问行的行地址与缺陷行的行地址相同，且该缺陷行对应的冗余行处于使用状态的情况下，地址编码电路才会产生该冗余行的行地址，从而可以有效避免编码出错的情况，提高封装后修复的可靠性。