移位寄存器及其驱动方法、栅极驱动电路、显示装置与流程

本技术涉及显示，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。

背景技术：

1、像素一般包括像素电路和发光元件。像素电路中发光控制晶体管的控制极可以与用于输出发光驱动信号的移位寄存器电连接，由移位寄存器向像素电路提供发光驱动信号，控制像素电路驱动发光元件发光。

2、相关技术中的一种移位寄存器，包括输入电路、下拉电路和输出电路，输入电路可以控制输入端与上拉节点的通断，下拉电路可以控制电源端与下拉节点的通断，输出电路可以基于上拉节点的电位以及下拉节点的电位输出发光驱动信号。

3、但是，这种移位寄存器中的上拉节点长时间工作，可能导致输出电路中的器件长期受到较大的偏置应力，器件参数容易发生偏移，造成电路信赖性低的问题。

技术实现思路

1、本技术提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，可以解决现有的移位寄存器存在电路信赖性低的问题。

2、第一方面，本技术提供一种移位寄存器，包括：第一上拉模块、第二上拉模块、下拉模块和输出模块；

3、所述第一上拉模块分别与第一控制端、第一输入端和第一上拉节点电连接，用于响应于所述第一控制端提供的第一控制信号，控制所述第一输入端与所述第一上拉节点的通断；

4、所述第二上拉模块分别与第二控制端、第一输入端和第二上拉节点电连接，用于响应于所述第二控制端提供的第二控制信号，控制所述第一输入端与所述第二上拉节点的通断；

5、所述下拉模块分别与第一时钟端、第二输入端和下拉节点电连接，用于响应于所述第一时钟端提供的第一时钟信号，控制所述第二输入端与所述下拉节点的通断；

6、所述输出模块分别与所述第一上拉节点、所述第二上拉节点、所述下拉节点、第一电源端、第二电源端和信号输出端电连接，用于响应于所述第一上拉节点的电位或者所述第二上拉节点的电位，控制所述第一电源端与所述信号输出端的通断，以及响应于所述下拉节点的电位，控制所述第二电源端和所述信号输出端的通断。

7、可选地，所述第一上拉模块还分别与第三控制端和所述第二电源端电连接，用于响应于所述第三控制端提供的第三控制信号，控制所述第一上拉节点与所述第二电源端的通断；其中，在所述第一上拉节点与所述第二电源端导通的情况下，所述第一上拉节点放电；

8、所述第二上拉模块还分别与第四控制端和所述第二电源端电连接，用于响应于所述第四控制端提供的第四控制信号，控制所述第二上拉节点与所述第二电源端的通断；其中，在所述第二上拉节点与所述第二电源端导通的情况下，所述第二上拉节点放电。

9、可选地，所述第一上拉模块包括第一上拉控制单元和第一放电控制单元；

10、所述第一上拉控制单元分别与所述第一控制端、所述第一输入端和所述第一上拉节点电连接，用于响应于所述第一控制信号，控制所述第一输入端与所述第一上拉节点的通断；

11、所述第一放电控制单元分别与所述第三控制端、所述第二电源端和所述第一上拉节点电连接，用于响应于所述第三控制信号，控制所述第一上拉节点与所述第二电源端的通断。

12、可选地，所述第一上拉控制单元包括第一上拉控制晶体管；

13、所述第一上拉控制晶体管的控制极与所述第一控制端电连接，所述第一上拉控制晶体管的第一极与所述第一输入端电连接，所述第一上拉控制晶体管的第二极与所述第一上拉节点电连接。

14、可选地，所述第一控制端包括第一子控制端和第二子控制端；所述第一上拉控制单元包括第一控制组件和第二控制组件；

15、所述第一控制组件分别与所述第一子控制端、所述第一输入端和所述第二控制组件电连接，用于响应于所述第一子控制端提供的第一时钟信号，控制所述第一输入端与所述第一控制组件的通断；

16、所述第二控制组件还与所述第二子控制端和所述第一上拉节点电连接，用于响应于所述第二子控制端提供的所述第四控制信号，控制所述第一控制组件与所述第一上拉节点的通断。

17、可选地，所述第一放电控制单元包括第一放电控制晶体管；

18、所述第一放电控制晶体管的控制极与所述第三控制端电连接，所述第一放电控制晶体管的第一极与所述第一上拉节点电连接，所述第一放电控制晶体管的第二极与所述第二电源端电连接。

19、可选地，所述第二上拉模块包括第二上拉控制单元和第二放电控制单元；

20、所述第二上拉控制单元分别与所述第二控制端、所述第一输入端和所述第二上拉节点电连接，用于响应于所述第二控制信号，控制所述第一输入端与所述第二上拉节点的通断；

21、所述第二放电控制单元分别与所述第四控制端、所述第二电源端和所述第二上拉节点电连接，用于响应于所述第四控制信号，控制所述第二上拉节点与所述第二电源端的通断。

22、可选地，所述第二上拉控制单元包括第二上拉控制晶体管；

23、所述第二上拉控制晶体管的控制极与所述第二控制端电连接，所述第二上拉控制晶体管的第一极与所述第一输入端电连接，所述第二上拉控制晶体管的第二极与所述第二上拉节点电连接。

24、可选地，所述第二控制端包括第三子控制端和第四子控制端；所述第二上拉控制单元包括第三控制组件和第四控制组件；

25、所述第三控制组件分别与所述第三子控制端、所述第一输入端和所述第四控制组件电连接，用于响应于所述第三子控制端提供的所述第一时钟信号，控制所述第一输入端与所述第四控制组件的通断；

26、所述第四控制组件还与所述第四子控制端和所述第二上拉节点电连接，用于响应于所述第四子控制端提供的第三控制信号，控制所述第三控制组件与所述第二上拉节点的通断。

27、可选地，所述第二放电控制单元包括第二放电控制晶体管；

28、所述第二放电控制晶体管的控制极与所述第四控制端电连接，所述第二放电控制晶体管的第一极与所述第二上拉节点电连接，所述第二放电控制晶体管的第二极与所述第二电源端电连接。

29、可选地，所述下拉模块包括下拉控制晶体管；

30、所述下拉控制晶体管的控制极与所述第一时钟端电连接，所述下拉控制晶体管的第一极与所述第二输入端电连接，所述下拉控制晶体管的第二极与所述下拉节点电连接。

31、可选地，所述输出模块包括第一输出单元、第二输出单元和下拉输出单元；

32、所述第一输出单元分别与所述第一上拉节点、所述第一电源端和所述信号输出端电连接，用于响应于所述第一上拉节点的电位，控制所述第一电源端与所述信号输出端的通断；

33、所述第二输出单元分别与所述第二上拉节点、所述第一电源端和所述信号输出端电连接，用于响应于所述第二上拉节点的电位，控制所述第一电源端与所述信号输出端的通断；

34、所述下拉输出单元分别与所述下拉节点、所述第二电源端和所述信号输出端电连接，用于响应于所述下拉节点的电位，控制所述第二电源端与所述信号输出端的通断。

35、可选地，所述第一输出单元包括第一输出晶体管；

36、所述第一输出晶体管的控制极与所述第一上拉节点电连接，所述第一输出晶体管的第一极与所述第一电源端电连接，所述第一输出晶体管的第二极与所述信号输出端电连接。

37、可选地，所述第二输出单元包括第二输出晶体管；

38、所述第二输出晶体管的控制极与所述第二上拉节点电连接，所述第二输出晶体管的第一极与所述第一电源端电连接，所述第二输出晶体管的第二极与所述信号输出端电连接。

39、可选地，所述下拉输出单元包括下拉输出晶体管和防漏电晶体管；

40、所述下拉输出晶体管的控制极与所述下拉节点电连接，所述下拉输出晶体管的第一极与所述信号输出端电连接，所述下拉输出晶体管的第二极与所述第二电源端电连接；其中，所述下拉晶体管是双栅晶体管；

41、所述防漏电晶体管的控制极与所述第一上拉节点和所述第二上拉节点电连接，所述防漏电晶体管的第一极与所述第一电源端电连接，所述防漏电晶体管的第二极与所述双栅晶体管的串联节点电连接。

42、可选地，所述信号输出端用于连接像素电路中发光控制晶体管的控制极；

43、所述移位寄存器用于向所述像素电路发送发光驱动信号，通过所述发光驱动信号控制所述像素电路驱动发光元件发光。

44、第二方面，本技术提供一种移位寄存器驱动方法，用于控制如第一方面所述的移位寄存器，所述方法包括：

45、第一帧阶段，向第一控制端发送第一时钟信号，作为第一控制信号，并向第二控制端发送具有第一电平的第二控制信号；其中，所述第一电平的第二控制信号用于控制所述第一输入端与所述第二上拉节点断开；

46、第二帧阶段，向所述第一控制端发送具有所述第一电平的所述第一控制信号，并向所述第二控制端发送所述第一时钟信号，作为所述第二控制信号；其中，所述第一电平的所述第一控制信号用于控制所述第一输入端与所述第一上拉节点断开。

47、可选地，所述方法还包括：

48、所述第一帧阶段，向第三控制端发送具有所述第一电平的第三控制信号，并向第四控制端发送具有第二电平的第四控制信号；其中，所述第一电平的第三控制信号用于控制所述第一上拉节点与所述第二电源端断开，所述第二电平的第四控制信号用于控制所述第二上拉节点与所述第二电源端导通；

49、所述第二帧阶段，向所述第三控制端发送具有所述第二电平的第三控制信号，并向所述第四控制端发送具有所述第一电平的第四控制信号；其中，所述第二电平的第三控制信号用于控制所述第一上拉节点与所述第二电源端导通，所述第一电平的第四控制信号用于控制所述第二上拉节点与所述第二电源端断开。

50、第三方面，本技术提供一种栅极驱动电路，包括：n个如第一方面所述的移位寄存器；n个所述移位寄存器级联；

51、第1级所述移位寄存器的第一输入端用于接收扫描开启信号；

52、第n-1级的所述移位寄存器的信号输出端与第n级的所述移位寄存器的所述第一输入端电连接；其中，2≤n≤n，且n，n分别为正整数。

53、第四方面，本技术提供一种显示装置，所述显示装置包括：像素、复位驱动电路，以及如第一方面所述的移位寄存器；

54、所述像素包括像素电路以及与所述像素电路耦接的发光元件，所述像素电路包括发光控制晶体管；

55、所述移位寄存器的第二输入端与所述复位驱动电路的信号输出端电连接；

56、所述移位寄存器的信号输出端与所述发光控制晶体管的控制极电连接。

57、本技术提供的一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，至少具有以下优点：第一电源端和信号输出端之间包括两条通路，可以通过控制第一上拉节点的电位和第二上拉节点的电位，选择开启任一通路。比如，第一帧阶段，通过第二控制端控制第一输入端和第二上拉节点断开，由第一控制端提供的第一控制信号控制第一输入端与第一上拉节点的通断，可以通过第一输入端输入的信号高低调整第一上拉节点的电位，从而控制第一电源端与信号输出端的通断，当第一电源端和信号输出端导通的情况下，信号输出端可以输出第一电源端对应的电平信号。然后第二帧阶段切换到另一通路，可以通过第一帧阶段和第二帧阶段交叉控制，使得一帧工作时序内仅需一个上拉节点工作，不工作的上拉节点不会对输出模块中该上拉节点所连接的器件带来长时间的偏置应力影响，从而避免器件参数偏移的问题，可以提高电路信赖性。